Re (2): Presentaciones sección 2 30 Nov 201730/11/17 a las 09:29 hrs.2017-11-30 09:29:30

Ignacio Bugueño

INF - Laboratorio 4 30 Nov 201730/11/17 a las 08:46 hrs.2017-11-30 08:46:30

Javiera Meneses

Laboratorio 4 30 Nov 201730/11/17 a las 01:31 hrs.2017-11-30 01:31:30

Ignacio Bugueño

Re (1): Presentaciones sección 2 29 Nov 201729/11/17 a las 11:51 hrs.2017-11-29 11:51:29

Javiera Meneses

Verilog Sintaxis 28 Nov 201728/11/17 a las 19:57 hrs.2017-11-28 19:57:28

Sergio Saavedra Torres

Control 3 28 Nov 201728/11/17 a las 19:47 hrs.2017-11-28 19:47:28

Sergio Saavedra Torres

Re (1): [Control 3] Notas y Reclamo 28 Nov 201728/11/17 a las 16:54 hrs.2017-11-28 16:54:28

Sergio Saavedra Torres

[Control 3] Notas y Reclamo 28 Nov 201728/11/17 a las 15:45 hrs.2017-11-28 15:45:28

Sergio Saavedra Torres

Re (8): C3 28 Nov 201728/11/17 a las 14:53 hrs.2017-11-28 14:53:28

Jean Cherubini

Re (7): C3 28 Nov 201728/11/17 a las 14:43 hrs.2017-11-28 14:43:28

Felipe Dupouy Cortés

P3C3PAUTA 27 Nov 201727/11/17 a las 19:02 hrs.2017-11-27 19:02:27

Sergio Saavedra Torres

Re (6): C3 27 Nov 201727/11/17 a las 17:29 hrs.2017-11-27 17:29:27

Sergio Saavedra Torres

Re (5): C3 27 Nov 201727/11/17 a las 16:32 hrs.2017-11-27 16:32:27

Valentina Árias

Re (4): C3 27 Nov 201727/11/17 a las 14:36 hrs.2017-11-27 14:36:27

Malu Faúndez C.

Re (3): C3 27 Nov 201727/11/17 a las 13:23 hrs.2017-11-27 13:23:27

Claudio Urbina L.

Re (2): C3 26 Nov 201726/11/17 a las 17:56 hrs.2017-11-26 17:56:26

Gabriel Maldonado A.

Entrega final - Sección 1 (Fecha entrega: 26/11/2017) 25 Nov 201725/11/17 a las 21:55 hrs.2017-11-25 21:55:25

Ignacio Bugueño

Re (1): C3 24 Nov 201724/11/17 a las 16:14 hrs.2017-11-24 16:14:24

Matías Ramos V.

C3 24 Nov 201724/11/17 a las 16:13 hrs.2017-11-24 16:13:24

Camilo Espinosa

Re (2): [Auxiliar Extra] Assembler, Verilog y Bloques 24 Nov 201724/11/17 a las 16:10 hrs.2017-11-24 16:10:24

Sergio Saavedra Torres

Re (1): [Auxiliar Extra] Assembler, Verilog y Bloques 24 Nov 201724/11/17 a las 14:40 hrs.2017-11-24 14:40:24

Ignacio Bugueño

[Auxiliar Extra] Assembler, Verilog y Bloques 24 Nov 201724/11/17 a las 14:35 hrs.2017-11-24 14:35:24

Sergio Saavedra Torres

Re (2): Información Informe final 23 Nov 201723/11/17 a las 14:22 hrs.2017-11-23 14:22:23

Javiera Meneses

Re (1): Información Informe final 23 Nov 201723/11/17 a las 12:37 hrs.2017-11-23 12:37:23

Francisca Cona Flores

Presentaciones sección 2 23 Nov 201723/11/17 a las 11:48 hrs.2017-11-23 11:48:23

Javiera Meneses