

CC4301 Arquitectura de Computadores

Auxiliar 2

Prof. Aux.: Gaspar Pizarro V.

19 de agosto de 2012

1. Decodificador de Código de Huffman

El circuito HDEC que reconoce números codificados mediante la codificación de Huffman se muestra en la figura 1.




Figura 1: Circuito HDEC

Este circuito recibe bits en forma serial en la entrada S , y cuando detecta un código del diccionario, pone en las tres salidas $O_2O_1O_0$ la codificación en binario del número correspondiente, y la salida d en 1. Al ciclo siguiente en que la línea $RESET$ se pone en 1 la decodificación se reinicia. Construya el diagrama de estados que especifica completamente el comportamiento de HDEC.

2. Implementación de Diagrama de Estados

Implemente el diagrama de estados del circuito visto en el problema 4 de la clase auxiliar 1, que se muestra en la figura 2 (Las transiciones se muestran como DR/M) usando Flip-Flops D. Es decir, obtenga las fórmulas que rigen el circuito que implementa el diagrama de estados.




Figura 2: Circuito MOD3

3. Implementación con Flip-Flops JK

En la figura 3 se muestra el circuito SREC, que pone su salida z en 1 cuando detecta la secuencia 101 en su entrada x , con traslaje.




Figura 3: Circuito SREC

Parte a

Diseñe el diagrama de estados que especifica el circuito SREC.

Parte b

En clases se vio la metodología de implementación de circuitos secuenciales usando Flip-Flops D, que son la forma más simple de memoria síncrona existente. Sin embargo, existen también los Flip-Flops JK, que son dispositivos de memoria de 1 bit, con dos entradas y “una” salida (En general estos circuitos tienen una salida relevante y otra que es solo el complemento de la otra). Estos Flip-Flops se rigen por la siguiente ecuación:

$$Q[n + 1] = JQ[n] + \bar{K}\bar{Q}[n] \quad (1)$$

La ecuación 1 muestra que la salida (Q) después del pulso de bajada es una combinación lógica de las entradas (J y K) y de la salida antes del pulso. Con esto es posible implementar el circuito SREC. Para ello, siga estos pasos:

- Dibuje la estructura general del circuito, es decir, la parte combinacional, los flip-flops y sus conexiones (no especifique el circuito combinacional aún).
- Construya la *tabla de excitación simplificada*¹ de un Flip-Flop JK. Esta tabla tiene en las columnas las entradas J y K , y la salida $Q[n + 1]$, que es la salida en el ciclo posterior al tiempo donde se miden J y K .
- Construya los mapas de Karnaugh del circuito y llegue a las fórmulas de este.

¹En la literatura especializada la tabla de excitación es un poco más complicada a lo que se pide en este ejercicio, sin embargo, dado el entendimiento que permite esta tabla y lo fácil que es hacerla, es preferible hacer la versión simplificada.