

# Modelado de Hardware con Verilog

# Verilog (y otros)

- Originalmente creado para simulación
- Descripción a nivel de compuertas o de comportamiento
- Sintaxis similar a C
- De naturaleza no secuencial


# Etapas

Diseño

Simulación

Construcción



Implementación  
FPGA




# Simulación

- Testbench

- Módulo





# Instalación Icarus Verilog & GtkWave



# Ejemplo #1

## D flip-flop con reset asincrono



**Ejemplo #2**  
**Registro de carga paralela**  
**Salida serial**

# Preguntas

